طراحی مدار شارژپمپ در تکنولوژی cmos

پایان نامه
  • وزارت علوم، تحقیقات و فناوری - موسسه آموزش عالی غیرانتفاعی و غیردولتی سجاد مشهد - دانشکده برق و الکترونیک
  • نویسنده زهرا رستگاری
  • استاد راهنما هومن نبوتی
  • تعداد صفحات: ۱۵ صفحه ی اول
  • سال انتشار 1392
چکیده

این گزارش در مورد انواع شارژپمپ ها که برای ایجاد ولتاژ بالاتر استفاده می شوند و پارامترهای اساسی آنها توضیح می دهد. در نهایت در مورد بازده و ریپل ولتاژ شارژپمپ طراحی شده بحث می شود. ریپل ولتاژ پایین برای بسیاری از مدارات جزو پارامترهای مهم می باشد. اگر ریپل ولتاژ خروجی بسیار بزرگ باشد، عملکرد شارژپمپ که تامین توان می باشد، تنزل پیدا می کند.پارامتر مهم دیگر بازده می باشد. شارژپمپ با بازده پایین، توان زیادی را برای دستگاه های قابل حمل تلف می کند، که در این گزارش ریپل و بازده ولتاژ به ازای فرکانس ها، ولتاژهای ورودی و خازن بارهای متفاوت تحلیل و گزارش شده است. مزیت مدار طراحی شده ریپل کم و بازده ولتاژ بالای آن می باشد. ریپل ولتاژ پایین و بازده بالا(ولتاژ خروجی بالا) پارامترهای مهمی برای شارژپمپ هستند ریپل ولتاژ خروجی بالا و بازده پایین باعث تنزل مدار وتلفات بالای مدار می شوند و عملکرد شارژپمپ که تامین توان می باشد، تنزل پیدا می کند. مزیت مدار طراحی شده ریپل کم و بازده ولتاژ بالای آن می باشد. همانطور که در جدول 6-1 مشاهده می شود، این کار نسبت تبدیل (m) بالاتری در تعداد طبقات (n) دارد. this work 2011[12] 2009[17] 2003[16] 0.18µm 0.35 µm 130 nm 0.18 µm process 4 5 4 5 stage number 1.8 1.8 1 1.8 supply voltage(v) 7 8.2 4.25 10.1 output voltage(v) 97.2 91.1 85 93 conversion ratio(%)

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی مدار مجتمع خروجی یک سیستم اتوماسیون صنعتی با استفاده از تکنولوژی cmos

هدف از اجرای این پروژه، طراحی پورت خروجی سیستم های اتوماسیون صنعتی بصورت مجتمع است . با توجه به عملکرد سیستم، از طبقات مختلفی چون latch، مبدل دیجیتال با انالوگ ، دیکودر و بافر خروجی بهره بردیم. در طراحی مبدلهای دیجیتال به انالوگ در سیستمهای اتوماسیون، تا حد امکان سعی نموده ایم تا سرعت عملکرد آن بالا باشد چرا که در صورت تهیه مبدلهای با سرعتهای بالا، می توان از آنها جهت سرویس دادن به چندین کانال ...

15 صفحه اول

طراحی پیش تقویت‌کننده RGC کم نویز مدار مجتمع CMOS با پهنای باند GHz 20 و بهره dBΩ 60

در این مقاله، یک مدار تقویت‌کننده امپدانس انتقالی در تکنولوژی µm CMOS18/0 برای استفاده در سیستم‌های مخابرات نوری ارائه می‌شود. در این مدار یک پیش‌تقویت‌کننده RGC در ورودی استفاده شده است. ساختار RGC در ورودی برای افزایش هدایت انتقالی و کاهش امپدانس ورودی به کار برده شده است ساختار RGC به خاطر امپدانس ورودی کم باعث خنثی شدن اثر خازن پارازیتی فوتودیود در ورودی تقویت‌کننده امپدانس انتقالی میشود. د...

متن کامل

طراحی میکسر توان باند k در تکنولوژی cmos

این رساله به طراحی دو میکسر توان با استفاده از تکنولوژی cmos180 نانومتر می پردازد. میکسر توان پیشنهادی اول با ساختار تاشده برای کاربردهای برد-کوتاه مانند بلوتوث کاربرد دارد. در حالی که میکسرتوان پیشنهادی دوم در باند k عمل می نماید و قابل پیاده سازی به صورت آرایه ای، برای تولید سیگنال خروجی با توان بزرگ (حدودا یک وات) است. میکسرتوان پیشنهادی اول با اعمال تکنیک تاشدگی در ساختار میکسر گیلبرت، طرا...

طراحی مدار track & hold با خطینگی 12bit و سرعت نمونه برداری 250msample/s در تکنولوژی cmos 0.35µm

در سیستم های با ولتاژ کم، نمونه گیری به دلیل تضاد بین رنج دینامیک، خطی بودن، سرعت و مصرف توان مشکل می شود. بنابراین بحث دستیابی به توان، سرعت و دقت مطلوب و نیز کاهش خطای آفست و خطای بهره برای این تقویت کننده ها در این پروژه مورد بررسی قرار گرفته است. مدارهای t/h سریع تر در ساختار حلقه باز عمل می کنند، ولی مشکل اساسی ، عدم دقت مطلوب آنهاست. مدارهای t/h با ساختار حلقه بسته می توانند خطینگی بالا ر...

15 صفحه اول

بهینه سازی کارایی مدار دیجیتال توسط منطق چند ارزشی وپیاده سازی آن در تکنولوژی cmos

منطق چند ارزشی امکان تعریف بیش از دو سطح منطقی را فراهم می آورد و سبب کاهش تعداد عملیات مورد نیاز برای پیاده سازی توابع ریاضی و مساحت تراشه می شود. این منطق در مقایسه با منطق دو مقداری، یکی از راه های بهینه کردن مدارهای دیجیتالی است چرا که با به کارگیری این منطق، محتوای دیتای بیشتری در سیم های ارتباطی منتقل می شود و به واسطه آن سرعت مدار و توان مصرفی و نیز کارایی آن بهبود می یابد. در این تحقیق ...

طراحی رجیستر فایل توان- پایین در فناوری 90 نانومتر CMOS

عمده توان مصرفی در رجیستر فایل‌های سریع مربوط به مسیرهای خواندن است که با استفاده از مدارهای دینامیکی پیاده سازی می‌شوند. از این‌رو، یک تکنیک مداری جدید در این مقاله پیشنهاد می‌شود که بدون کاهش چشمگیر سرعت و مصونیت در برابر نویز، توان مصرفی رجیستر فایل‌ها را کاهش می‌دهد. در مدار دینامیکی پیشنهادی، شبکه پایین‌کش به چند شبکه کوچکتر تقسیم می‌شود تا عملکرد مدار افزایش یابد. همچنین شبکه های پایین‌کش...

متن کامل

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - موسسه آموزش عالی غیرانتفاعی و غیردولتی سجاد مشهد - دانشکده برق و الکترونیک

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023